

「8086-INSTRUCTION SET」

命令クロック数 (+EAは下表の値を加算する。

セグメント・オーバーライドに対しては2クロック加算)

データ・アドレス	6
[BX], [BP], [SI], [DI]	5
disp[BX], disp[BP], disp[SI], disp[DI]	9
[BX+SI], [BP+DI]	7
[BX+DI], [BP+SI]	8
disp[BX+SI], disp[BP+DI]	11
disp[BX+DI], disp[BP+SI]	12

フラグの動作

-	変化しない
0	0にクリア(リセット)される
1	1にセットされる
X	結果に従ってセットまたはクリアされる
U	不定
R	以前に退避した値がリストアされる

✓データ転送命令

ニーモニック	オペランド	クロック数	FL(OSZAPC)
✓ MOV	reg, reg	2	-----
	mem, reg	9+EA	-----
	reg, mem	8+EA	-----
	mem, imm	10+EA	-----
	reg, imm	4	-----
	acc, mem	10	-----
	mem, acc	10	-----
	sreg, reg16	2	-----
	sreg, mem16	8+EA	-----
	reg16, sreg	2	-----
mem16, sreg	9+EA	-----	
XCHG	reg, reg	4	-----
	mem, reg	17+EA	-----
	AX, reg16	3	-----
LDS	reg16, mem32	2+EA	-----
LEA	reg16, mem16	2+EA	-----
LES	reg16, mem32	16+EA	-----
XLAT		11	-----

✓加減算命令

ニーモニック	オペランド	クロック数	FL(OSZAPC)
✓ ADC	reg, reg	3	XXXXXX
✓ ADD	mem, reg	16+EA	XXXXXX
SBB	reg, mem	9+EA	XXXXXX
✓ SUB	reg, imm	4	XXXXXX
	mem, imm	17+EA	XXXXXX
	acc, imm	4	XXXXXX
✓ DEC	reg8	3	XXXXX-
✓ INC	mem	15+EA	XXXXX-
	reg16	2	XXXXX-

✓ストリング命令

ニーモニック	オペランド	クロック数	FL(OSZAPC)
CMP SB		22or9+22*rep	XXXXXX (CMP SWはワード)
LODS B		12or9+13*rep	----- (LODS Wはワード)
✓ MOV SB		18or9+17*rep	----- (MOV SWはワード)
SCAS B		15or9+15*rep	XXXXXX (SCAS Wはワード)
STOS B		11or9+10*rep	----- (STOS Wはワード)

✓符号拡張命令

ニーモニック	オペランド	クロック数	FL(OSZAPC)
CBW		2	-----
CWD		1	-----

✓比較命令

ニーモニック	オペランド	クロック数	FL(OSZAPC)
✓ CMP	reg, reg	3	XXXXXX
	mem, reg	9+EA	XXXXXX
	reg, mem	9+EA	XXXXXX
	reg, imm	4	XXXXXX
	mem, imm	10+EA	XXXXXX
	acc, imm	4	XXXXXX

√ 分岐命令

ニーモニック	オペランド	ワード数	FL(OSZAPC)
J A	short-label	16or4	----- (J N B E)
J A E			(J N B)
J B			(J N A E)
J B E			(J N A)
J C X Z	short-label	18or16	-----
J E	short-label	16or4	----- (J Z)
J G			(J N L E)
J G E			(J N L)
J L			(J N G E)
J L E			(J N G)
J M P	near-label short-label regptr16 nemptr16 far-label nemptr32	15 15 11 18+EA 15 24+EA	----- ----- (J M P S) ----- ----- ----- -----
J N E	short-label	16or4	----- (J N Z)
J N O			
J N P			(J P O)
J N S			
J O			
J P			(J P E)
J S			

√ 乗除算命令

ニーモニック	オペランド	ワード数	FL(OSZAPC)
D I V	reg8 mem8 reg16 mem16	80-90 (86-96)+EA 144-162 (150-168)+EA	UUUUUU UUUUUU UUUUUU UUUUUU
I D I V .	reg8 mem8 reg16 mem16	101-112 (107-118)+EA 165-184 (171-190)+EA	UUUUUU UUUUUU UUUUUU UUUUUU
√ I M U L	reg8 mem8 reg16 mem16	80-89 (86-104)+EA 128-154 (134-160)+EA	XUUUUX XUUUUX XUUUUX XUUUUX

√ M U L	reg8 mem8 reg16 mem16	70-77 (76-83)+EA 118-133 (124-139)+EA	XUUUUX XUUUUX XUUUUX XUUUUX
---------	--------------------------------	--	--------------------------------------

√ 論理演算命令

ニーモニック	オペランド	ワード数	FL(OSZAPC)
A N D	reg, reg	3	OXXUXO
O R	mem, reg	16+EA	OXXUXO
X O R	reg, mem	9+EA	OXXUXO
	reg, imm	4	OXXUXO
	mem, imm	17+EA	OXXUXO
	acc, imm	4	OXXUXO
N E G	reg mem	3 16+EA	XXXXXX XXXXXX
N O T	reg mem	3 16+EA	----- -----
T E S T	reg, reg mem, reg reg, imm mem, imm acc, imm	3 9+EA 5 11+EA 4	OXXUXO OXXUXO OXXUXO OXXUXO OXXUXO

√ シフト・ローテート命令

ニーモニック	オペランド	ワード数	FL(OSZAPC)
R C L	reg, l	2	X----X
R C R	mem, l	15+EA	X----X
R O L	reg, CL	8+4*bit	U----X
R O R	mem, CL	20+EA+4*bit	U----X
S A L	reg, l	2	X----X (S H L)
S H R	mem, l reg, CL mem, CL	15+EA 8+4*bit 20+EA+4*bit	X----X X----X X----X
S A R	reg, l mem, l reg, CL mem, CL	2 15+EA 8+4*bit 20+EA+4*bit	XXXUXX XXXUXX XXXUXX XXXUXX

✓ 入出力命令

ニーモニック	オペランド	クロック数	FL(OSZAPC)
I N	acc, imm8	10	-----
	acc, DX	8	-----
O U T	imm8, acc	10	-----
	DX, acc	8	-----

＜ サブルーチン・割り込み関係

ニーモニック	オペランド	クロック数	FL(OSZAPC)
＜ C A L L	near-proc	19	-----
	regptr16	16	-----
	nearptr16	21+EA	-----
	far-proc	28	-----
	nearptr32	37+EA	-----
＜ I R E T		24	RRRRRR
I N T	3	52	-----
	imm8	51	-----
I N T O		53or4	-----
＜ R E T		8	-----
	optional-pop-value	12	-----
R E T (inter-seg)		18	-----
	optional-pop-value	17	-----
＜ P O P	mem16	17+EA	-----
	reg16	8	-----
	sreg	8	-----
＜ P U S H	mem16	16+EA	-----
	reg16	10	-----
	sreg	10	-----

10 進補正命令

ニーモニック	オペランド	クロック数	FL(OSZAPC)
A A A		4	UUUXUX
A A D		60	UXXUXU
A A M		83	UXXUXU

A A S		4	UUUXUX
D A A		4	XXXXXX
D A S		4	UXXXXX

✓ ループ命令

ニーモニック	オペランド	クロック数	FL(OSZAPC)
✓ L O O P	short-label	17or5	-----
L O O P E	short-label	18or6	----- (L O O P Z)
L O O P N E	short-label	19or5	----- (L O O P N Z)

リピートプリフィックス命令

ニーモニック	オペランド	クロック数	FL(OSZAPC)
R E P (R E P E, R E P Z)		2	-----
R E P N E (P E P N Z)		2	-----

✓ フラグ制御・転送命令

ニーモニック	オペランド	クロック数	FL(OSZAPC)
C L C		2	-----0
✓ C L D		2	-----
✓ C L I		2	-----
C M C		2	-----X
S T C		2	-----1
✓ S T D		2	-----
✓ S T I		2	-----
L A H F		4	-----
S A H F		4	-RRRRR
P U S H F		10	-----

POP F

8

-----

CPU制御命令

ニーモニック	オペランド	クロック数	FL(OSZAPC)
ESC	imm.reg	2	-----
	imm.mem	8+EA	-----
HLT		2	-----
LOCK		2	-----
NOP		3	-----
WAIT		3+5n	-----

「TMS-320C25 INSTRUCTION SET」  
 (記号\*の付いた命令は TMS320C10 だけに含まれる命令)  
 (オペランドは省略。数字はサイクル数)

ACCへの加算命令

- ADD\* 1 シフト付き
- ADDC 1 キャリー付き
- ADDH\* 1 上位
- ADDS\* 1 下位 (符号拡張なし)
- ADDK 1 8ビット定数
- ADLK 2 16ビット定数シフト付き
- ADLT 1 Tレジスタ指定のシフト付き

ACCからの減算命令

- SUB\* 1 シフト付き
- SUBB 1 ボロー付き
- SUBH\* 1 上位
- SUBS\* 1 下位 (符号拡張なし)
- SUBK 1 8ビット定数
- SBLK 2 16ビット定数シフト付き
- SUBT 1 Tレジスタ指定のシフト付き
- SUBC\* 1 条件付き

ACCの絶対値、論理命令、補数など

- ABS\* 1 絶対値
- ZAC\* 1 0クリア
- CMPL 1 1の補数
- NEG 1 符号反転
- NORM 1 正規化
- AND\* 1 AND
- ANDK 2 16ビット定数シフト付きAND
- OR\* 1 OR
- ORK 2 16ビット定数シフト付きOR
- XOR\* 1 排他的OR
- XORK 2 16ビット定数シフト付き排他的OR

ACCのロード

- LAC\* 1 シフト付き
- LACK\* 1 8ビット定数
- LACT 1 Tレジスタ指定のシフト付き
- LALK 2 16ビット定数シフト付き
- ZALH\* 1 上位 (ACC下位の0クリア)

- ZALR 1 上位丸め用 (ACC下位の0クリア)
- ZALS\* 1 符号拡張なし下位 (ACC上位の0クリア)

ACCのストア

- SACH\* 1 上位シフト付き
- SACL\* 1 下位シフト付き

ACCのローテーション・シフト

- ROL 1 1ビット左 (キャリー含む)
- ROR 1 1ビット右 (キャリー含む)
- SFL 1 1ビット左
- SFR 1 1ビット右

補助レジスタ関連

- LARX\* 1 8ビット定数ロード
- LRLK 2 16ビット定数ロード
- ADRK 1 8ビット定数加算
- SBRK 1 8ビット定数減算
- LAR\* 1 ロード
- SAR\* 1 ストア
- CMPR 1 A R 0との比較
- LARP\* 1 補助レジスタポイントのロード
- MAR\* 1 補助レジスタの変更

データ・メモリ・ページ・ポインタ関連

- LDP\* 1 ロード
- LDPK\* 1 9ビット定数ロード

Tレジスタ、Pレジスタ及び乗算命令

- SPH 1 Pレジスタ上位のストア
- SPL 1 Pレジスタ下位のストア
- PAC\* 1 PレジスタのACCへのストア
- APAC\* 1 PレジスタのACCへの加算
- SPAC\* 1 PレジスタのACCからの減算
- LPH 1 Pレジスタ上位のロード
- LT\* 1 Tレジスタのロード
- LTA\* 1 TレジスタのロードとPレジスタのACCへの加算
- LTD\* 1 Tレジスタのロード、PレジスタのACCへの加算とデータ転送
- LTP 1 TレジスタのロードとPレジスタのACCへのストア

○	LTS	1	TレジスタのロードとPレジスタのACCからの減算
○	MPY*	1	Tレジスタとの乗算(結果はPレジスタにストア)
○	MPYK*	1	13ビット定数との乗算
○	MPYU	1	符号なし乗算
	MAC	4	乗算と結果の加算
	MACD	4	乗算と結果の加算及びデータ転送
○	MPYA	1	乗算とPレジスタのACCへの加算
○	MPYS	1	乗算とPレジスタのACCからの減算
	SPM	1	Pレジスタ出力シフトモードのセット
	SQRA	1	オペランドの2乗計算及び加算
	SQRS	1	オペランドの2乗計算及び減算

#### 分岐/呼出し命令

○	B*	3	無条件
	BACC	3	ACC指定アドレス
○	BGZ*	3	ACCが0より大きい
○	BGEZ*	3	ACCが0以上
○	BZ*	3	ACCが0
○	BNZ*	3	ACCが0でない
○	BLEZ*	3	ACCが0以下
○	BLZ*	3	ACCが0より小さい
	BC	3	キャリーがある
	BNC	3	キャリーがない
	BANZ*	3	補助レジスタが0でない
	BBNZ	3	TCビットが0でない
	BBZ	3	TCビットが0
	BIOZ*	3	BIO(負理論)が0
	BNV	3	オーバーフローがない
	BV*	3	オーバーフローがある
	CALA*	3	サブルーチンの間接呼出
	CALL*	3	サブルーチンの直接呼出
	RET*	3	サブルーチンからの復帰

#### I/O及びデータ・メモリ関連命令

○	IN*	2	I/Oポートからのデータ入力
○	OUT*	1	I/Oポートへのデータ出力
○	TBLR*	4	テーブルからの読出し
○	TBLW*	3	テーブルへの書込み
	BLKD	4	Dメモリ間のブロック転送
	BLKP	4	PメモリからDメモリへのブロック転送
	DMOV*	1	Dメモリ間のデータ転送
	FORT	1	シリアルポートレジスタのフォーマット
	RFSM	1	シリアルポートフレーム同期モードのリセット
	SFSM	1	シリアルポートフレーム同期モードのセット
	RTXM	1	シリアルポート送信モードのリセット

STXM	1	シリアルポート送信モードのセット
RXF	1	外部フラグのリセット
SXF	1	外部フラグのセット

#### 制御命令

○	NOP*	1	オペレーション無し
○	DINT*	1	割り込み禁止
○	EINT*	1	割り込み許可
	IDLE	3	割り込みまでアイドル状態
	TRAP	3	ソフトウェア割り込み
	CNFD	1	RAMブロックB0をDメモリとする
	CNFP	1	RAMブロックB0をPメモリとする
	POP*	1	TOSをACC下位へ復帰
	POPD	1	TOSをDメモリへ復帰
	PSHD	1	Dメモリ内容をスタックへ退避
	PUSH*	1	ACC下位をスタックへ退避
	RC	1	キャリービットのリセット
	SC	1	キャリービットのセット
	RHM	1	ホールドモードのリセット
	SHM	1	ホールドモードのセット
	ROVM*	1	オーバーフローモードのリセット
	SOVM*	1	オーバーフローモードのセット
	RSXM	1	符号拡張モードのリセット
	SSXM	1	符号拡張モードのセット
	RTC	1	テスト/コントロールフラグのリセット
	STC	1	テスト/コントロールフラグのセット
	LST*	1	ステータスレジスタST0のロード
	LST1	1	ステータスレジスタST1のロード
	SST*	1	ステータスレジスタST0のストア
	SST1	1	ステータスレジスタST1のストア
	RPT	1	Dメモリ指定回数の次命令繰り返し実行
	RPTK	1	8ビット定数回数の次命令繰り返し実行
	BIT	1	ビットのテスト
	BITT	1	Tレジスタ指定ビットのテスト